直流稳压电源数据采集系统是信号与信息处理系统的重要组成部分，随着信息技术和高速互联技术的飞速发展，人们面临的信号处理任务越来越繁重，函数信号发生器数字信号处理的速度和精度也越来越高，高速的重要性日益凸显。要解决高分辨率、高精度等问题，对存储设备的读写速度、高速ADC技术指标的要求必然会提高。灵活的配置与验证设计方法、丰富的IP核资源，大大简化了DDRIISDRAM读写和以太网MAC协议层的设计，给设计带来了便利。系统以FPGA器件为核心，DDRIISDRAM为存储设备，14-bit高精度ADC为核心模数转换芯片，使用以太网技术作为数据传输协议，设计了高速数据采集卡解决方案。数据采集卡的核心控制芯片是Xilinx的Virtex-5系列的FPGA。

主要完成整个采集卡的配置、存储设备以及以太网的接口，函数信号发生器触发逻辑和测频逻辑设计。设计采样率可达到212.5MSPS，采样精度12-bit，具有高输入范围、512MB深存储容量等特性，具有多种触发模式、频率检测等功能。高速采集卡系统的面板上总共有6个接插件，分别为CHCHTRIG、CLKIn、函数信号发生器CLKOut、AUXI/O。CH0和CH1是两路模拟输入接口，TRIG是外部触发接口，CLKIn和CLKOut是外部输入时钟和输出参考时钟的接口，AUX用于软件测试阶段配置信息传输。系统大致分为如下几个模块：两路模拟通道、触发模块、时钟模块、电源模块、数据获取模块、抽取模块、板载存储模块、以太网接口、信号输入输出模块和板载存储模块等。

其中数据获取模块、抽取模块、信号输入输出模块、部分存储模块和部分以太网接口等多个功能模块在FPGA内部通过可编程逻辑门阵列实现，系统结构如图1所示。换器的部分，由于存在多种满量程输入范围和垂直偏置，因此输入的模拟信号需要经过模拟调制，调制过程包括输入阻抗的匹配、耦合方式、放大衰减、原始信号调零与垂直偏置等。通过一系列的电路调制，终在进入ADC之前将多种模拟满量程基本统一到同一个电压等级上。由于项目要求12-bit分辨率，并考虑设计余量，所选的ADC应大于12-bit分辨率。图4DDRIISDRAM读操作仿线、触发模块触发模块实现外部触发和通道触发，触发源的切换。外部输入的触发信号可经过DAC和比较器电路经过比较产生。

通道触发可通过模拟输入经过调制之后进入ADC之前的信号引入比较，产生触发信号。时钟模块主要需要设计板载时钟电路和FPGA时钟电路，选择合适的VCXO作为时钟源，与外部输入时钟经过PLL和时钟分发产生合适的时钟用于ADC采样和FPGA对数字信号的获取。电源模块电源模块分为模拟电源部分和数字电源部分，多数电源芯片供应商对FPGA及其外围电路电源设计都有推荐电源模块及设计指导，模拟电源部分要考虑一颗电源芯片带动多个芯片工作，驱动电流和功耗都是设计中需要注意的问题。板载存储模块设计要求单通道512MB的存储深度，由存储深度及数据流的传输速度，考虑使用双倍数据率的SDRAM实现，FPGA的设计主要包括各芯片控制模块、DDRIISDRAM存储接口设计、以太网数据传输接口设计、触发控制设计和测频计数逻辑设计五部分。

整个FPGA数字电路原理框图如图2。ADC是系统采样的核心器件，AD9643，它是一款双通道、14位、采样速率高达250MSPS的模数转换器，使用三线SPI协议来配置寄存器。每行存储器映射寄存器表有8-bit空间。存储器映射分为三部分：芯片配置寄存器（地址0x00~0x02）、通道索引和传输寄存器（0x0xFF）、ADC功能寄存器，包括设置、控制和测试（地址0x08~0x59）。表1列出了需要手动修改的非默认值寄存器及修改值。其他寄存器都保持默认配置不变。通过嵌入式逻辑分析仪Chipscope验证ADC配置的正确性，输入的测试信号为600mVpp的周期性正弦模拟信号，频率为5MHz，经过通道1调理到±1V电压范围后。